

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 2月28日

出 願 番 号 Application Number:

特願2003-053998

[ST. 10/C]:

Applicant(s):

[JP2003-053998]

出 願 人

セイコーエプソン株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年11月20日







【書類名】

特許願

【整理番号】

J0095082

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/786

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

宮坂 光敏

【特許出願人】

【識別番号】

000002369

【氏名又は名称】

セイコーエプソン株式会社

【代理人】

【識別番号】

100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【連絡先】

 $0\ 2\ 6\ 6\ -\ 5\ 2\ -\ 3\ 1\ 3\ 9$ 

【選任した代理人】

【識別番号】

100107076

【弁理士】

【氏名又は名称】 藤綱 英吉

【選任した代理人】

【識別番号】

100107261

【弁理士】

【氏名又は名称】 須澤 修

【手数料の表示】

【予納台帳番号】

013044

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0109826

【プルーフの要否】

要



### 【書類名】 明細書

【発明の名称】 相補型薄膜トランジスタ回路、電気光学装置、電子機器 【特許請求の範囲】

【請求項1】 基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された単結晶粒を用いて形成された第1導電型の薄膜トランジスタと第2導電型の薄膜トランジスタとを備え、

前記第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタは、ドレイン電流の向きを揃えて形成されるとともに少なくとも該第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタのチャネル領域が同一面方位を有する前記単結晶粒内に形成されていること

を特徴とする相補型薄膜トランジスタ回路。

【請求項2】 前記第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタのチャネル領域が、1つの単結晶粒内に形成されていることを特徴とする請求項1に記載の相補型薄膜トランジスタ回路。

【請求項3】 前記第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタの前記チャネル領域を挟んで両側に低濃度不純物領域からなる電界緩和領域を有し、

該電界緩和領域と前記チャネル領域とが同一単結晶内に形成されていることを 特徴とする請求項1または請求項2に記載の相補型薄膜トランジスタ回路。

【請求項4】 前記チャネル領域は、前記単結晶粒における前記起点部を含まない領域に形成されていることを特徴とする請求項1~請求項3のいずれか一つに記載の相補型薄膜トランジスタ回路。

【請求項5】 前記第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタは、前記単結晶粒をコの字型にパターニングした半導体膜に形成されていることを特徴とする請求項4に記載の相補型薄膜トランジスタ回路。

【請求項6】 前記第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタは、前記単結晶粒を口の字型にパターニングした半導体膜に形成されていることを特徴とする請求項4に記載の相補型薄膜トランジスタ回路。

【請求項7】 前記単結晶粒は、非晶質または多晶質の半導体膜に熱処理を



施してなることを特徴とする請求項1~請求項6のいずれか一つに記載の相補型 薄膜トランジスタ回路。

【請求項8】 前記起点部は、前記絶縁基板に形成された凹部であることを 特徴とする請求項7に記載の相補型薄膜トランジスタ回路。

【請求項9】 前記単結晶粒は、前記半導体膜に前記凹部内の半導体膜が非溶融状態となり、他の部分が溶融する条件で前記熱処理を施してなることを特徴とする請求項8に記載の相補型薄膜トランジスタ回路。

【請求項10】 前記熱処理は、レーザ照射であることを特徴とする請求項9に記載の相補型薄膜トランジスタ回路。

【請求項11】 前記単結晶粒は、非晶質または多晶質のシリコン膜に熱処理を施してなるシリコン単結晶粒であることを特徴とする請求項7~請求項10のいずれか一つに記載の相補型薄膜トランジスタ回路。

【請求項12】 請求項1~請求項11のいずれか一つに記載の相補型薄膜トランジスタ回路を備えることを特徴とする電気光学装置。

【請求項13】 請求項1~請求項11のいずれか一つに記載の相補型薄膜トランジスタ回路を備えることを特徴とする電子機器。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、薄膜トランジスタ(TFT)で構成する相補型薄膜トランジスタ回路(以下、CMOS回路と称する。)に関する。特に半導体膜にレーザ照射を行うことにより作製した略単結晶半導体膜を用いた薄膜トランジスタで構成する相補型薄膜トランジスタ回路に関する。また、これを用いた電気光学装置、及び電子機器に関する。

- [0002]

### 【従来の技術】

薄膜トランジスタを汎用ガラス基板に低温で製造する方法として下記非特許文献1及び非特許文献2の欄に示した文献には、基板上の絶縁膜に孔をあけて、この絶縁膜上及び孔内に非晶質シリコン膜を形成した後、この非晶質シリコン膜に



レーザ光を照射して、前記孔の底部内の非晶質シリコンを非溶融状態に保持しながらその他の部分の非晶質シリコン膜を溶融状態にすることにより、非溶融状態に保持された非晶質シリコンを結晶核とした結晶成長を生じさせて、非晶質シリコン膜の面内における前記孔を中心とした領域を略単結晶シリコン膜とする方法が開示されている。

### [0003]

このような略単結晶半導体膜は、略単結晶半導体膜には結晶粒界がない、もしくは少ないため、多結晶半導体膜と比較して電子や正孔といったキャリアが流れる際の障壁が大きく低減されている。

### [0004]

そして、この略単結晶半導体膜を半導体薄膜に用いて半導体装置を構成することにより、オフ電流や移動度に優れ、高速動作に対応可能な薄膜トランジスタを容易に実現可能である。

## [0005]

### 【非特許文献1】

「Single Crystal Thin Film Transistors」 (IBM TECHNICAL DISCLOS URE BULLETIN Aug. 1993 pp257-258)


#### 【非特許文献 2】

「Advanced Excimer-Laser Crystallization Techniques of Si Thin -Film For Location Control of Large Grain on Glass」(R. Ishihara等proc. SPIE 2001, vol.4295, p14~23.)

#### [0006]

## 【発明が解決しようとする課題】

ところで、NMOSトランジスタとPMOSトランジスタとによりCMOS回路を構成する場合、NMOSトランジスタのチャネル領域が形成された半導体膜の面方位とPMOSトランジスタのチャネル領域が形成された半導体膜の面方位とが異なると、該面方位の違いに起因してNMOSトランジスタとPMOSトランジスタとの間で特性にばらつきが発生してしまう。この特性のばらつきは、動作状態の不安定を招き、CMOS回路の誤動作の原因となる。これは、上述した



### [0007]

したがって、本発明は上述した従来の実情に鑑みて創案されたものであり、第 1 導電型の薄膜トランジスタと第 2 導電型の薄膜トランジスタとの特性のばらつ きが防止され、安定して動作する信頼性の高い相補型薄膜トランジスタ回路を提 供することを目的とする。また、これを用いた信頼性の高い電気光学装置、及び 電子機器を提供することを目的とする。

## [00008]

## 【課題を解決するための手段】

以上のような目的を達成する本発明に係る相補型薄膜トランジスタ回路は、基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された単結晶粒を用いて形成された第1導電型の薄膜トランジスタと第2導電型の薄膜トランジスタとを備え、第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタは、ドレイン電流の向きを揃えて形成されるとともに少なくとも該第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタのチャネル領域が同一面方位を有する単結晶粒内に形成されていることを特徴とする。

### [0009]

以上のように構成された本発明に係る相補型薄膜トランジスタ回路は、相補型薄膜トランジスタ回路を構成する第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタのチャネル領域の面方位を揃えて構成されている。これにより、面方位による特性への影響は第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタの双方に同様に及ぶこととなり、面方位に起因した影響が一方のトランジスタのみに偏重的に及ぶことがない。すなわち、CMOS回路を構成するNMOSトランジスタとPMOSトランジスタとの特性の違いを、移動度などの物理的に予想可能な要件のみとすることが可能である。

## [0010]

その結果、この相補型薄膜トランジスタ回路では、該相補型薄膜トランジスタ 回路を構成する第1導電型の薄膜トランジスタと第2導電型の薄膜トランジスタ におけるチャネル領域の面方位に起因した特性のばらつきの発生を防止することができる。したがって、本発明に係る相補型薄膜トランジスタ回路によれば、チャネル領域の面方位の違いに起因した誤作動が防止され、動作の安定した信頼性の高い相補型薄膜トランジスタ回路を実現できる。

### [0011]

以上のように構成された本発明に係る相補型薄膜トランジスタ回路においては、第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタのチャネル領域が、1つの単結晶粒内に形成されていることが好ましい。これにより、1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタのチャネル領域の面方位を確実に揃えることができる。

### $\{0012\}$

また、以上のように構成された本発明に係る相補型薄膜トランジスタ回路においては、第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタのチャネル領域を挟んで両側に低濃度不純物領域からなる電界緩和領域を有し、該電界緩和領域とチャネル領域とが同一単結晶内に形成されていることが好ましい。これにより、ホットエレクトロン効果を抑えることできる、信頼性の高い相補型薄膜トランジスタ回路を構成することができる。

#### [0013]

また、以上のように構成された本発明に係る相補型薄膜トランジスタ回路においては、チャネル領域は単結晶粒における起点部を含まない領域に形成されていることが好ましい。起点部を含む領域においては、結晶欠陥など結晶の乱れを生じやすく、移動度の低下など電気的特性のばらつきや低下をもたらすことになる。特に、起点部を含む領域に、薄膜トランジスタの特性に最も大きな影響を及ぼすチャネル領域を形成すると良好な特性を得ることができない。

#### [0014]

したがって、起点部を含まない領域にチャネル領域を形成することにより、移動特性のばらつきや低下が生じることがなく、移動度等の特性が良好な相補型薄膜トランジスタ回路を構成することができる。

#### $[0\ 0\ 1\ 5]$

6/



そして、起点部を含まない領域にチャネル領域を形成するためには、第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタを、単結晶粒をコの字型にパターニングした半導体膜、または単結晶粒を口の字型にパターニングした半導体膜に形成することが好ましい。このような形状にパターニングした半導体膜に第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタを形成することにより、起点部を避けて薄膜トランジスタを形成することができる。すなわち、起点部を含まない領域にチャネル領域を形成することができる。

### [0016]

ここで、前記単結晶粒は、非晶質または多晶質の半導体膜に熱処理を施して形成されたものであることが好ましい。このようにして形成された単結晶粒は、良質な単結晶粒とされ、これを用いて薄膜トランジスタを形成することにより、良好な特性を有する相補型薄膜トランジスタ回路が実現できる。

## [0017]

また、上述した起点部は、絶縁基板に形成された凹部であることが好ましい。 これにより、結晶化の起点となるべき位置を容易に且つ確実に制御して単結晶粒 が形成されるため、形成位置を正確に制御可能な相補型薄膜トランジスタ回路を 実現可能である。

#### $[0\ 0\ 1\ 8]$

そして、上述した単結晶粒は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で熱処理が施されたものであることが好ましい。熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部(開口部)には1個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した1個の結晶粒を核として結晶化が行われるようになるので凹部を略中心とした範囲に単結晶粒を含む半導体膜を形成することが可能となる。これにより、良質な単結晶粒が得られ、この単結晶粒を用いることで良好な特性を有する薄膜トランジスタを実現することができる。

#### [0019]



また、上述した熱処理はレーザ照射によって行うことが好適である。レーザを 用いることにより、熱処理を効率よく且つ確実に行うことが可能であり、効率よ く且つ確実に単結晶粒が形成される。ここで用いるレーザとしては、エキシマレ ーザ、固体レーザ、ガスレーザなど種々のものが挙げられる。

## [0020]

上述した単結晶粒は、非晶質または多晶質のシリコン膜に熱処理を施して形成されたシリコン単結晶粒であることが好ましい。これにより、良質なシリコン単結晶粒を用いて薄膜トランジスタを形成することができ、良好な特性を有する相補型薄膜トランジスタ回路が実現できる。

## [0021]

また、上述した相補型薄膜トランジスタ回路は、例えば液晶表示装置や有機エレクトロルミネッセンス(EL)表示装置の表示画素の駆動素子として好適である。これにより、表示品質に優れた電気光学装置を構成することが可能となる。そして、上述した相補型薄膜トランジスタ回路を用いて、例えばこの電気光学装置を用いて電子機器を構成することにより、品質の良い電子機器を構成することが可能になる。

#### [0022]

#### 【発明の実施の形態】

以下に添付図面を参照して、本発明の好適な実施形態を詳細に説明する。なお、本発明は、以下の記述に限定されるものではなく、本発明の要旨を逸脱しない 範囲において適宜変更可能である。

### [0023]

## <第1の実施の形態>

図1、図2及び図3は、本発明に係るCMOS回路を用いて構成したNOT回路であるCMOSインバータ(以下、単にインバータと称する。)を示す図であり、図1は平面図、図2は図1に示すA-A′方向の断面図、図3は図1に示すB-B′方向の断面図である。また、図4にこのCMOS回路の回路図を示す。なお、図1においては、主にゲート電極とトランジスタ領域(ソース領域、ドレイン領域、及びチャネル領域)に着目し、それ以外の構成については、省略して



示している。また、図1では、チャネル領域26等の形状をわかりやすくするために、ゲート電極22を1点鎖線により示すとともに、下側に存在するチャネル領域26等を透過させて示している。

### [0024]

本実施の形態に係るインバータは、図2及び図3に示すように、ガラス基板10上に第1導電型の薄膜トランジスタと第2導電型の薄膜トランジスタとの2つのタイプの薄膜トランジスタが形成されて構成されている。以下、その構成について詳細に説明する。

## [0025]

図2及び図3に示すように、ガラス基板10上に絶縁膜12が形成されている。そして、図1に示すようにトランジスタ領域となる半導体膜、すなわち略単結晶シリコン膜をコの字型にパターニングされたシリコン膜16が絶縁膜12上に形成されている。図1に示すように、絶縁膜12においてコの字型に形成されたシリコン膜16に囲われた領域の略中央部には、厚み方向に、略単結晶シリコン膜の結晶化の際の起点となされた複数の起点部52が凹状に形成されている。以降の説明では、この起点部(凹部)を「グレイン・フィルタ」と称することとする。グレイン・フィルタ52はシリコン膜16により埋め込まれている。ここで、シリコン膜16は、後述するようにグレイン・フィルタ52を中心に形成された複数の単結晶粒、具体的には略正方形に形成された隣接する単結晶粒のうち単結晶粒161が用いられている。

#### [0026]

そして、この単結晶粒161内に2つのタイプの薄膜トランジスタ、すなわち N型のMOSトランジスタ(以下、NMOSトランジスタと称する。)とP型の MOSトランジスタ(以下、PMOSトランジスタと称する。)とが一つずつ形 成され、これらの薄膜トランジスタによりCMOS回路が構成されている。

### [0027]

NMOSトランジスタは、図1に示すように、グレイン・フィルタ52を含む 領域を避けてコの字型にパターニングされたシリコン膜16のうち突出部16a を含む略長方形の領域を用いて形成されている。この略長方形の領域のうち、突 出部16aの先端側の領域が高濃度のソース領域21とされ、その反対側の領域が高濃度のドレイン領域23とされている。そして、該ソース領域21とドレイン領域23とに挟まれた領域がチャネル領域26とされている。

### [0028]

また、図2に示すようにチャネル領域26を挟んで両側には低濃度不純物領域からなる電界緩和領域36、37が形成されており、LDD (Lightly Doped Drain) 構造とされている。これによりホットエレクトロン効果を抑え、信頼性の高い薄膜トランジスタを構成することができる。なお、本発明においては、必ずしも電界緩和領域36、37を設けたLDD構造とする必要はなく、電界緩和領域を設けない構成とすることもできる。

### [0029]

また、チャネル領域26の上部には、酸化シリコン膜20を介して、後述する PMOSトランジスタのゲート電極222とともにゲート電極22を構成するゲート電極221が略長方形の長辺に略垂直な方向に形成され、さらに酸化シリコン膜28が形成されている。

### [0030]


そして、ソース領域21の上部には、酸化シリコン膜20及び酸化シリコン膜28を介してソース電極30が形成されており、該ソース電極30は、コンタクトホールC1を介してソース領域21と接続されている。

#### (0031)

また、ドレイン領域23の上部には、酸化シリコン膜20及び酸化シリコン膜28を介して出力用のドレイン電極311が形成されている。ここで、出力用のドレイン電極311は、PMOSトランジスタの出力用のドレイン電極312とともに共通ドレイン電極31を構成する。そして、ドレイン電極311は、コンタクトホールC2を介してドレイン領域23に接続されている。

### [0032]

一方、PMOSトランジスタは、図3に示すように、コの字型にパターニング されたシリコン膜16のうち突出部16bを含む略長方形の領域を用いて形成さ れている。この略長方形の領域のうち、突出部16bの先端側の領域が高濃度の



### [0033]

また、図3に示すようにチャネル領域27を挟んで両側には、低濃度不純物領域からなる電界緩和領域38、39が形成されており、LDD構造とされている。これによりホットエレクトロン効果を抑え、信頼性の高い薄膜トランジスタを構成することができる。なお、本発明においては、必ずしも電界緩和領域38、39を設けたLDD構造とする必要はなく、電界緩和領域を設けない構成とすることもできる。

### [0034]

また、チャネル領域27の上部には、酸化シリコン膜20を介して、NMOSトランジスタのゲート電極221とともに電極22を構成するゲート電極222 が略長方形の長辺に略垂直な方向に形成され、さらに酸化シリコン膜28が形成されている。

### [0035]

そして、ソース領域25の上部には、酸化シリコン膜20及び酸化シリコン膜28を介してソース電極32が形成されており、該ソース電極32は、コンタクトホールC4を介してソース領域25と接続されている。

#### (0036)

また、ドレイン領域24の上部には、酸化シリコン膜20及び酸化シリコン膜28を介して出力用のドレイン電極312が形成されている。ここで、出力用のドレイン電極312は、NMOSトランジスタのドレイン電極311とともに共通ドレイン電極31を構成する。そして、ドレイン電極312は、コンタクトホールC3を介してドレイン領域24に接続されている。

## [0037]

NMOSトランジスタとPMOSトランジスタとをそれぞれ異なる面方位を有する領域、具体的には異なる面方位を有する結晶粒に形成してCMOS回路を構成した場合には、形成領域の面方位の違いに起因してこの2つの薄膜トランジス

タの動作状態、すなわち特性にばらつきが生じてしまう。この特性のばらつきは 、誤動作の原因となる虞もあり、回路動作の信頼性に影響する虞もある。

## [0038]

そこで、本実施の形態のインバータでは、CMOS回路を構成するNMOSトランジスタ及びPMOSトランジスタの両方を一つの単結晶粒内の領域に形成する。より具体的に述べると、CMOS回路を構成するNMOSトランジスタ及びPMOSトランジスタにおいて、薄膜トランジスタの特性に最も大きな影響を及ぼすチャネル領域を一つの単結晶粒内に形成する。そして、両方の薄膜トランジスタにおけるドレイン電流の流れる向きを揃えて構成する。また、LDD構造を有する場合には、電界緩和領域も一つの単結晶粒内の領域に形成する。

### [0039]

このような構成とすることにより、CMOS回路を構成するNMOSトランジスタ及びPMOSトランジスタのチャネル領域及び電界緩和領域の面方位を揃えることができる。これにより、面方位による特性への影響はNMOSトランジスタ及びPMOSトランジスタの双方に同様に及ぶため、面方位に起因した影響が一方のトランジスタのみに偏重的に及ぶことがない。すなわち、CMOS回路を構成するNMOSトランジスタとPMOSトランジスタとの特性の違いを、移動度などの物理的に予想可能な要件のみとすることが可能である。

#### $[0\ 0\ 4\ 0]$

その結果、CMOS回路を構成するNMOSトランジスタとPMOSトランジスタにおけるチャネル領域及び電界緩和領域の面方位に起因した特性のばらつきの発生を防止することができるという効果が得られる。したがって、このインバータによれば、チャネル領域及び電界緩和領域の面方位の違いに起因した誤作動が防止され、動作の安定した信頼性の高いインバータを実現できる。

### $[0\ 0\ 4\ 1]$

また、このインバータにおいては、グレイン・フィルタ52を含む領域を避けてそれぞれの薄膜トランジスタを形成している。

## [0042]

通常、グレイン・フィルタ52を含む領域においては、結晶欠陥など結晶の乱



れを生じやすく、移動度の低下など電気的特性のばらつきや低下をもたらすことになる。特に薄膜トランジスタの特性に最も大きな影響を及ぼすチャネル領域を グレイン・フィルタ 5 2 を含む領域に形成すると良好な特性を得ることができない。

### [0043]

しかしながら、このインバータでは、グレイン・フィルタ52を避けて薄膜トランジスタを、具体的にはチャネル領域26、27を形成しているため、グレイン・フィルタ52の影響により移動特性のばらつきや低下が生じることがなく、移動度等の特性が良好なCMOS回路を実現することができる。

### [0044]

なお、本実施の形態では、NMOSトランジスタとPMOSトランジスタとの構成要素を全て単結晶粒161内に形成してCMOS回路を構成しているが、ソース領域及びドレイン領域など、前述のチャネル領域及び電界緩和領域以外の要素は、隣接する単結晶粒内に延在する構成とすることも可能である。すなわち、PMOSトランジスタ及びNMOSトランジスタをそれぞれ複数の単結晶粒を用いて形成することもできる。このような構成とした場合においても、NMOSトランジスタ及びPMOSトランジスタのチャネル領域はチャネル領域及び電界緩和領域は一つの単結晶粒内に形成され、面方位が揃えられているため、上述した本発明の効果を得ることができる。

#### [0045]

なお、本実施の形態においては、ドレイン電極31の面積を大きく取り、NMOSトランジスタ及びPMOSトランジスタのドレイン領域23、24からそれぞれコンタクトを取って共通電極に出力を取り出す形態について説明したが、出力用のコンタクト自体を共通とすることもできる。すなわち、出力用のコンタクト、ドレイン電極を、NMOSトランジスタ及びPMOSトランジスタとで共通にして、例えば隣接する単結晶粒161、162の結晶粒界54上に形成することができる。ここで、結晶粒界上は、半導体膜が他の領域よりも盛り上がって形成されるため、電極となる金属とのコンタクトを取りやすいというメリットがある。

### [0046]

このようなインバータは、以下のようにして作製することができる。インバータの作製には、薄膜トランジスタの活性化領域として用いるためのシリコン膜をガラス基板上に形成する工程と、形成したシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する

### [0047]

図5及び図6は、シリコン膜を形成する工程について説明する図である。図5は、シリコン膜が形成されるガラス基板10の部分的な平面図を示している。また、図6は、図5に示すC-C′方向の断面に対応している。

### [0048]

図5及び図6 (a) に示すように、ガラス基板 (絶縁基板) 10上に、絶縁膜としての酸化シリコン膜12を形成する。この酸化シリコン膜12は、例えばプラズマ化学気相堆積法 (PECVD法)、低圧化学気相堆積法 (LPCVD法)、スパッタリング法などの各種成膜法によって形成することができる。

#### [0049]

次に、酸化シリコン膜12に、半導体膜の結晶化の際の起点となる複数の起点部52、すなわちグレイン・フィルタ52を、規則的に配列されるように配置間隔を適宜設定して形成する。このグレイン・フィルタ52は、1つの結晶核のみを優先的に成長させる役割を担うためのものであり、凹状に形成される。本実施の形態におけるグレイン・フィルタ52は、例えば、直径100nm程度、高さ750nm程度の円筒状に形成することが好適である。なお、グレイン・フィルタ52は、円筒状以外の形状、例えば角柱状などとしても良い。

#### [0050]

グレイン・フィルタ52は、例えば次のようにして形成することができる。まず、グレイン・フィルタ52の配置のマスクを用いて酸化シリコン膜12にフォトレジスト膜を塗布する。そして、このフォトレジスト膜を露光、現像して、グレイン・フィルタ52の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を酸化シリコン膜12上に形成する。

### [0051]

次に、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、グレイン・フィルタ52の形成位置を選択的にエッチングする。この後、酸化シリコン膜12上のフォトレジスト膜を除去することによってグレイン・フィルタ52を形成することができる。

### [0052]

また、より小径のグレイン・フィルタ52を形成する場合には、凹部を形成した後、該凹部(穴部)の側壁にPECVD法などによって酸化膜を径方向に成長させることにより穴径を狭めることで、より小径のグレイン・フィルタ52を形成することが可能である。

### [0053]

次に、図6(b)に示すように、LPCVD法などの成膜法によって酸化シリコン膜12上及びグレイン・フィルタ52内に半導体膜を形成する。本実施の形態では、該半導体膜として非晶質のシリコン膜14を形成する。この非晶質のシリコン膜14は、50~500nm程度の膜厚に形成することが好適である。なお、非晶質のシリコン膜14に代えて多晶質のシリコン膜を形成しても良い。

#### [0054]

次に、図6(c)に示すように、非晶質のシリコン膜14に対して、レーザ照射による熱処理を行い、各グレイン・フィルタ52のそれぞれを略中心とする複数の単結晶粒を形成する。このレーザ照射は、例えば波長308 n m、パルス幅20~30 n s のX e C 1 パルスエキシマレーザを用いて、エネルギー密度が0.4~1.5 J / c  $m^2$ となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜14の表面付近で吸収される。これは、X e C 1 パルスエキシマレーザの波長(308 n m)における非晶質シリコンの吸収係数が0.139 n m  $^{-1}$ と比較的に大きいためである。

#### [0055]

また、シリコン膜14に対するレーザ照射は、用いるレーザ照射用の装置の能力(照射可能面積)に応じて、照射方法を適宜選択することが可能である。例え

ば、照射可能面積が小さい場合であれば、各グレイン・フィルタ52とその近傍を選択的に照射する方法が考えられる。また、照射可能面積が比較的に大きい場合には、いくつかのグレイン・フィルタ52を含む範囲を順次選択してそれらの範囲に対するレーザ照射を複数回繰り返す方法などが考えられる。さらに、装置能力が非常に高い場合には、1回のレーザ照射によって全てのグレイン・フィルタ52を含む範囲に対するレーザ照射を行っても良い。

## [0056]

上述したレーザ照射の条件を適宜選択することにより、シリコン膜14を、グレイン・フィルタ52内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ52の底部近傍の非溶融状態の部分で先に始まり、シリコン膜14の表面付近、すなわち略完全溶融状態の部分へ進行する。

### [0057]

グレイン・フィルタ52の底部では、いくつかの結晶粒が発生する。このとき、グレイン・フィルタ52の断面寸法(本実施の形態においては、円の直径)を1個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ52の上部(開口部)には、1個の結晶粒のみが到達するようになる。これにより、シリコン膜14の略完全溶融状態の部分では、グレイン・フィルタ52の上部に到達した1個の結晶粒を核として結晶成長が進行するようになり、図6(d)に示すように、グレイン・フィルタ52を中心とした大粒径の結晶粒、すなわち、略単結晶粒からなるシリコン膜16aを規則的に配列してなるシリコン膜16が形成される。

### [0058]

図7は、ガラス基板10上に形成されるシリコン膜16を示す平面図である。 同図に示すように、各シリコン膜16 a は、各グレイン・フィルタ52を略中心 として範囲に形成される。各シリコン膜16 a の周辺部が当接する位置には、結 晶粒界54が生じる。このような、シリコン膜16 a を規則的に配列してなるシ リコン膜16を用いて薄膜トランジスタを形成して図1~図4に示したCMOS 回路を構成する。

[0059]

次に、シリコン膜16を用いて薄膜トランジスタを形成する工程(素子形成工程)について説明する。

[0060]

図8~図13は、上述したシリコン膜16を用いてCMOSトランジスタを形成する工程を説明する図である。なお、図8は、図1におけるA-A'方向の断面図であり、NMOSトランジスタの構成を示す縦断面図である。また、図9は、図1におけるB-B'方向の断面図であり、PMOSトランジスタの構成を示す縦断面図である。

[0061]

まず、上述したシリコン膜16において一つのシリコン膜16aであるシリコンの単結晶粒161のみを選択し、この単結晶粒161内にコの字型のシリコン膜が残るようにパターニングし、CMOSトランジスタの形成に不要となる部分を除去してトランジスタ領域を成形する。

[0062]

ここで、コの字型のシリコン膜、すなわちトランジスタ領域において、グレイン・フィルタ52を挟んで略半分の領域の一方(図1においては、下側半分の領域)がNMOSトランジスタ用のトランジスタ領域となる。また、コの字型のトランジスタ領域において、グレイン・フィルタ52を挟んで略半分の領域の他方(図1においては、上側半分の領域)がPMOSトランジスタ用のトランジスタ領域となる。

[0063]

次に、酸化シリコン膜12及びパターニングしたシリコン膜16の上面に電子サイクロトロン共鳴PECVD法(ECR-PECVD法)またはPECVD法等の成膜方法によって酸化シリコン膜20を形成する。この酸化シリコン膜20は、薄膜トランジスタのゲート絶縁膜として機能する。

[0064]

次に、スパッタリング法などの成膜方法によってタンタル、アルミニウム等の

金属薄膜を形成した後にパターニングを行うことによって図8及び図10に示すようにNMOSトランジスタ用のトランジスタ領域とPMOSトランジスタ用のトランジスタ領域とにまたがるゲート電極221、222(22)を形成する。ここで、ゲート電極221、222(22)を形成する際には、グレイン・フィルタ52が含まれる領域に形成しても構わない。

## [0065]

次に、PMOSトランジスタ用のトランジスタ領域全体にレジストマスク(図示せず)を形成し、N型不純物元素を低濃度にイオン注入することにより、自己整合的にN型のソース・ドレイン領域を形成する。

### [0066]

続いて、図9に示すようにNMOSトランジスタ用のトランジスタ領域にゲート電極221を広めに覆うレジストマスク40を形成した後、N型不純物元素を高濃度にイオン注入し、XeClエキシマレーザを400mJ/cm²程度のエネルギー密度に調整して照射して不純物元素を活性化する。その結果、高濃度不純物領域のソース領域21、低濃度不純物領域の電界緩和領域36、高濃度不純物領域のドレイン領域23及び低濃度不純物領域の電界緩和領域37が形成される。また、不純物が導入されなかった部分はチャネル領域26となる。このようにして、LDD構造のNMOSトランジスタを形成することができる。

### [0067]

次に、PMOSトランジスタ用のトランジスタ領域に形成したレジストマスクとレジストマスク40とを除去する。そして、NMOSトランジスタ用のトランジスタ領域全体にレジストマスク(図示せず)を形成し、P型不純物元素を低濃度にイオン注入することにより、自己整合的にP型のソース・ドレイン領域を形成する。

### [0068]

続いて、図11に示すようにPMOSトランジスタ用のトランジスタ領域にゲート電極222を広めに覆うレジストマスク41を形成した後、P型不純物元素を高濃度にイオン注入し、XeClエキシマレーザを400mJ/cm<sup>2</sup>程度のエネルギー密度に調整して照射して不純物元素を活性化する。その結果、高濃度

不純物領域のソース領域 2 5、低濃度不純物領域の電界緩和領域 3 9、高濃度不純物領域のドレイン領域 2 4 及び低濃度不純物領域の電界緩和領域 3 8 が形成される。また、不純物が導入されなかった部分はチャネル領域 2 7 となる。このようにして、LDD構造のPMOSトランジスタを形成することができる。この後、NMOSトランジスタ用のトランジスタ領域に形成したレジストマスクとレジストマスク 4 1 とを除去する。

### [0069]

### [0070]

次に、図12及び図13に示すように酸化シリコン膜20及びゲート電極22の上面にPECVD法などの成膜法によって500nm程度の膜厚の酸化シリコン膜28を形成する。次に、酸化シリコン膜20、28を貫通してソース領域21、25のそれぞれに至るコンタクトホールC1、C4を形成し、これらのコンタクトホールC1、C4内にスパッタリング法などの成膜法によりアルミニウム、タングステン等の金属を埋め込み、その後パターニングすることによってソース電極30、32を形成する。

#### [0071]

また、ドレイン領域23とドレイン領域24にまたがる領域に、酸化シリコン膜20、28を貫通してドレイン領域23、24のそれぞれに接続するコンタクトホールC2、C3を形成する。そして、このコンタクトホールC2内及びC3内にスパッタリング法などの成膜法によりアルミニウム、タングステン等の金属を埋め込み、その後パターニングすることによってドレイン電極312からなる共通ドレイン電極31を形成する。以上に説明した製造方法によって、本実施の形態のインバータが形成される。

### [0072]

### <第2の実施の形態>

図14及び図15は、本発明に係るCMOS回路を用いて構成したCMOSインバータの他の構成例を示す図であり、図14は平面図、図15は回路図である

。なお、図14においては、主にゲート電極とトランジスタ領域(ソース領域、 ドレイン領域、及びチャネル領域)に着目し、それ以外の構成については、省略 して示している。また、理解の容易のため、上述した第1の実施の形態と同様の 部材には上記と同じ符号を付してある。

### [0073]

本実施の形態に係るインバータは、図14に示すように、図1に示すCMOS 回路にNMOSトランジスタ及びPMOSトランジスタが1つずつ追加されて構成されている。

## [0074]

ここで、追加されたNMOSトランジスタ及びPMOSトランジスタは、単結晶粒161に結晶粒界54を介して隣接する単結晶粒162をグレイン・フィルタ52を含む領域を避けてコの字型にパターニングしたトランジスタ領域である単結晶シリコン膜17に形成されている。すなわち、このCMOS回路は、単結晶粒161に形成されたNMOSトランジスタN1及びPMOSトランジスタP1、単結晶粒162に形成されたNMOSトランジスタN2及びPMOSトランジスタP2の4つの薄膜トランジスタにより構成されている。ここで、単結晶粒161は第1の面方位を有し、単結晶粒162は第1の面方位と異なる第2の面方位を有する。

#### [0075]

なお、NMOSトランジスタN1及びPMOSトランジスタP1については、 第1の実施の形態と同様であるため、前記の説明を参照することとし、詳細な説 明を省略する。

### $\{0076\}$

コの字型の単結晶シリコン膜17において、グレイン・フィルタ52を挟んで略半分の略長方形の領域の一方(図14においては、下側半分の領域)がNMO SトランジスタN2用のトランジスタ領域とされている。また、コの字型の単結晶シリコン膜17において、グレイン・フィルタ52を挟んで略半分の略長方形の領域の他方(図14においては、上側半分の領域)がPMOSトランジスタP 2用のトランジスタ領域とされている。

## [0077]

NMOSトランジスタN2は、図14に示すようにコの字型にパターニングされた単結晶シリコン膜17のうち、グレイン・フィルタ52を挟んで略半分の略長方形の領域の一方、具体的には突出部16cを含む略長方形の領域に形成されている。この略長方形の領域のうち、突出部16cの先端側の領域が高濃度のドレイン領域301とされ、その反対側の領域が高濃度のソース領域302とされている。そして、該ソース領域302とドレイン領域301とに挟まれた領域がチャネル領域305とされている。

### [0078]

また、チャネル領域305の上部には、NMOSトランジスタN1とPMOSトランジスタP1とで共通とされたゲート電極22が略長方形の長辺に略垂直な方向に形成されている。

### [0079]


そして、ソース領域302の上部にはソース電極308が形成されており、該ソース電極308は、コンタクトホール(図示せず)を介してソース領域302と接続されている。また、ドレイン領域301の上部にはドレイン電極307が形成されており、該ドレイン電極307は、コンタクトホール(図示せず)を介してドレイン領域301と接続されている。

#### [0080]

一方、PMOSトランジスタP2は、図14に示すように、コの字型にパターニングされた単結晶シリコン膜17のうち、グレイン・フィルタ52を挟んで略半分の略長方形の領域の他方、具体的には突出部16dを含む略長方形の領域に形成されている。この略長方形の領域のうち、突出部16dの先端側の領域が高濃度のドレイン領域304とされ、その反対側の領域が高濃度のソース領域303とされている。そして、該ソース領域303とドレイン領域304とに挟まれた領域がチャネル領域306とされている。

#### [0081]

また、チャネル領域306の上部には、NMOSトランジスタN1とPMOSトランジスタP1とで共通とされたゲート電極22が略長方形の長辺に略垂直な



### [0082]

そして、ソース領域303の上部にはソース電極309が形成されており、該ソース電極309は、コンタクトホール(図示せず)を介してソース領域303 と接続されている。また、ドレイン領域304の上部にはドレイン電極310が 形成されており、該ドレイン電極310は、コンタクトホール(図示せず)を介してドレイン領域304と接続されている。

### [0083]

そして、PMOSトランジスタP2と、NMOSトランジスタN2と、PMOSトランジスタP1と、NMOSトランジスタN1のゲート電極22が入力端子に接続される。また、PMOSトランジスタP1とNMOSトランジスタN1とのドレイン電極31が出力端子に接続され、PMOSトランジスタP1のソース電極32が配線311によりPMOSトランジスタP2のドレイン電極310に接続される。そして、PMOSトランジスタP2のソース電極309が図示しない電源電圧Vddに接続され、NMOSトランジスタN1のソース電極30が配線312によりNMOSトランジスタN2のドレイン電極307に接続され、NMOSトランジスタN2のアレイン電極307に接続され、NMOSトランジスタN2のソース電極308が図示しない電源電圧Vssに接続される。

### [0084]

このインバータにおいては、N1、N2、P1、P2の4つの薄膜トランジスタが、異なる面方位を有する単結晶粒内にそれぞれ2つずつ形成されている。すなわち、第1の面方位を有する単結晶粒161内にN1及びP1が形成され、第2の面方位を有する単結晶粒162内にN2及びP2が形成されている。

#### [0085]

ここで、このCMOS回路に入力がされた場合の出力経路は、N2-N1、またはP2-P1となる。そして、どちらの経路の場合も、異なる面方位を有する単結晶内に形成された薄膜トランジスタを一つずつ経由することになる。したがって、面方位によるCMOS回路の特性への影響はどちらの経路においても双方に同様に及ぶため、面方位に起因した影響が一方の出力経路のみに偏重的に及ぶ



ことがない。

## [0086]

その結果、上述した第1の実施の形態と同様に、チャネル領域の面方位に起因した特性のばらつきの発生を防止することができるという効果が得られる。したがって、このインバータ回路によれば、チャネル領域の面方位の違いに起因した誤作動が防止され、動作の安定した信頼性の高いインバータ回路を実現できる。

## [0087]

このような構成のCMOS回路は、上述した第一の実施の形態と同様にして作製することができる。

### [0088]

### <第3の実施の形態>

図16及び図17は、本発明に係るCMOS回路を用いて構成したパスゲートの構成を示す図であり、図16は平面図であり、図17は回路図である。なお、図16においては、主にゲート電極とトランジスタ領域(ソース領域、ドレイン領域、及びチャネル領域)に着目し、それ以外の構成については、省略して示している。なお、理解の容易のため、上述した実施の形態と同様の部材には上記と同じ符号を付してある。

#### [0089]

本実施の形態に係るパスゲートは、第1の実施の形態と同様に、ガラス基板上の絶縁膜に形成されたグレイン・フィルタ52を半導体膜の結晶化の際の起点として形成された単結晶粒を用いて2つのタイプの薄膜トランジスタが形成されることにより構成されている。すなわち、単結晶粒161内にNMOSトランジスタとPMOSトランジスタとが形成されてСМOS回路が構成されている。そして、図17に示すようにСМOS回路のNMOSトランジスタとPMOSトランジスタとには相補的な信号が入力され、この信号は一方がhighの場合には他方は1owとされる。

#### [0090]

NMOSトランジスタは、図16に示すように、グレイン・フィルタ52を含む領域を避けて口の字型にパターニングされたシリコン膜16のうち略半分を占



める略長方形の領域の一方(図16においては、下側半分の領域)に形成されている。この略長方形の領域の長手方向の一端側の領域(図16においては、左側半分の領域)が高濃度のソース領域121とされ、他端側の領域(図16においては、右側半分の領域)が高濃度のドレイン領域123とされている。そして、該ソース領域121とドレイン領域123とに挟まれた領域がチャネル領域126とされている。

### [0091]

また、チャネル領域126の上部には、クロック制御のゲート電極71が略長 方形の長辺に略垂直な方向に形成されている。該クロック制御のゲート電極71 は、クロックライン91に接続されている。

## [0092]

そして、ソース領域121の上部にはソース電極130が形成されており、該ソース電極130は、コンタクトホール(図示せず)を介してソース領域121と接続されている。また、ドレイン領域123の上部にはドレイン電極131が形成されており、該ドレイン電極131は、コンタクトホール(図示せず)を介してドレイン領域123と接続されている。ここで、ソース電極130及びドレイン電極131は、NMOSトランジスタとPMOSトランジスタとの共通電極とされている。

#### (0093)

一方、PMOSトランジスタは、図16に示すように、グレイン・フィルタ52を含む領域を避けて口の字型にパターニングされたシリコン膜16のうち略半分を占める略長方形の領域の他方(図16においては、上側半分の領域)に形成されている。この略長方形の領域の長手方向の一端側の領域(図16においては、左側半分の領域)が高濃度のソース領域125とされ、他端側の領域(図16においては、左側半分の領域)が高濃度のドレイン領域124とされている。そして、該ソース領域125とドレイン領域124とに挟まれた領域がチャネル領域127とされている。

### [0094]

また、チャネル領域127の上部には、クロック制御のゲート電極72が略長

方形の長辺に略垂直な方向に形成されている。該クロック制御のゲート電極72 は、クロックライン92に接続されている。

### [0095]

そして、ソース領域125の上部にはソース電極130が形成されており、該ソース電極130は、コンタクトホール(図示せず)を介してソース領域125と接続されている。また、ドレイン領域124の上部にはドレイン電極131が形成されており、該ドレイン電極131は、コンタクトホール(図示せず)を介してドレイン領域124と接続されている。前述の通り、ソース電極130及びドレイン電極131は、NMOSトランジスタとP型薄膜トランジスタとの共通電極とされている。

### [0096]

このパスゲートにおいては、CMOS回路を構成するNMOSトランジスタと PMOSトランジスタとがともに一つの単結晶粒161に形成されている。これ により、このパスゲートではCMOS回路を構成するNMOSトランジスタ及び PMOSトランジスタのチャネル領域の面方位を揃えることができるため、上述 した本発明の効果を得ることができる。したがって、このパスゲートによれば、チャネル領域の面方位の違いに起因した誤作動が防止され、動作の安定した信頼 性の高いパスゲートを実現できる。

#### [0097]

また、図16及び図17に示したパスゲートの変形例を図18に示す。図18に示したパスゲートは、図16及び図17に示したパスゲートにおいてソース領域及びドレイン領域を大きくした構成とされており、単結晶粒161、162、163に亘る広い領域に口の字型のシリコン膜16が形成されている。なお、ソース領域及びドレイン領域は、上記のパスゲートと同様に高濃度のソース領域及びドレイン領域とされている。

### [0098]

そして、ソース電極130が単結晶粒161と単結晶粒162との間の結晶粒 界54上に形成され、ドレイン電極131が単結晶粒163内のグレイン・フィ ルタ52上に形成されている。結晶粒界上及びグレイン・フィルタ上は、半導体 膜が他の領域よりも盛り上がって形成されるため、電極となる金属とのコンタクトを取りやすいというメリットがあり、このような構成とすることにより、ソース領域及びドレイン領域からのコンタクトを容易且つ確実に取ることができる。

### [0099]

このパスゲートにおいても、CMOS回路を構成するNMOSトランジスタと PMOSトランジスタとがともに一つの単結晶粒161に形成されている。これ により、このパスゲートではCMOS回路を構成するNMOSトランジスタ及び PMOSトランジスタのチャネル領域の面方位を揃えることができるため、上述 したパスゲートと同様に本発明の効果を得ることができる。したがって、このパ スゲートによれば、チャネル領域の面方位の違いに起因した誤作動が防止され、 動作の安定した信頼性の高いパスゲートを実現できる。

### [0100]

### <第4の実施の形態>

図19及び図20は、本発明に係るCMOS回路を用いて構成したクロックトインバータを示す図であり、図19は平面図であり、図20は回路図である。なお、図19においては、前記と同様に主にゲート電極とトランジスタ領域(ソース領域、ドレイン領域、及びチャネル領域)に着目し、それ以外の構成については、省略して示している。また、理解の容易のため、上述した実施の形態と同様の部材には上記と同じ符号を付してある。

#### $[0\ 1\ 0\ 1]$

図19に示したクロックトインバータ回路は、図1に示したインバータ回路と 基本的な構成は同じであるため、図1と異なる点についてのみ説明し、詳細な説 明は省略する。

#### [0102]

このクロックトインバータは、図1に示したインバータにおいて、ドレイン領域23における単結晶粒161内の領域であってドレイン電極31とゲート電極221との間の領域、及びドレイン領域24における単結晶粒161内の領域であってドレイン電極31とゲート電極222との間の領域にクロック制御用のゲート電極71、72を設けた構成とされている。そして、コの字型のシリコン膜

16におけるクロック制御用のゲート電極71、72に対応した領域が、それぞれチャネル領域73、74とされている。なお、クロック制御用のゲート電極71、72は、図示しないクロックラインに接続されている。

## [0103]

また、ソース領域21及びソース領域25が、単結晶粒161から該単結晶粒161に隣接する単結晶粒162にまたがって形成されている。また、ドレイン領域23及びドレイン領域24が、単結晶粒161から該単結晶粒161に隣接する単結晶粒163にまたがって形成されている。

### [0104]

そして、ソース電極30、32が、ソース領域21及びソース領域25における単結晶粒162内の領域にそれぞれ形成されている。また、ドレイン電極31が、単結晶粒161と単結晶粒162との間の結晶粒界55上に形成されている。ここで、結晶粒界上は半導体膜が他の領域よりも盛り上がって形成されるため、電極となる金属とのコンタクトを取りやすいというメリットがあり、このような構成とすることにより、ドレイン領域からのコンタクトを容易且つ確実に取ることができる。

#### [0105]

このクロックトインバータでは、4つのチャネル領域26、27、73、74 が全て一つの単結晶粒161内に形成されている。これにより、このクロックトインバータでは4つのチャネル領域の面方位を全て同一に揃えることができるため、上述した本発明の効果を得ることができる。したがって、このクロックトインバータによれば、チャネル領域の面方位の違いに起因した誤作動が防止され、動作の安定した信頼性の高いクロックトインバータを実現できる。

#### [0106]

#### <第5の実施の形態>

図21は、本発明に係るCMOS回路を用いて構成したクロックトインバータの他の構成例を示す平面図である。なお、図21においては、前記と同様に主にゲート電極とトランジスタ領域(ソース領域、ドレイン領域、及びチャネル領域)に着目し、それ以外の構成については、省略して示している。また、理解の容

易のため、上述した実施の形態と同様の部材には上記と同じ符号を付してある。

### $\{0107\}$

図21に示したクロックトインバータは、図19に示したインバータの変形例であり、基本的な構成は同じであるため、図19と異なる点についてのみ説明し、詳細な説明は省略する。

### [0108]

このクロックトインバータでは、図21に示すようにソース領域21が単結晶粒161から該単結晶粒161に隣接する単結晶粒162にまたがって略L字型に形成されている。また、ソース領域25が単結晶粒161から該単結晶粒161に隣接する単結晶粒163にまたがって略L字型に形成されている。ここで、単結晶粒161は、第1の面方位を有し、単結晶粒162及び単結晶粒163は、第1の面方位とは異なる第2の面方位を有する。

### [0109]

そして、ソース電極30、32を、単結晶粒162内におけるソース領域21 の略先端部、及び単結晶粒163内におけるソース領域25の略先端部にそれぞれ設けている。そして、該ソース電極30、32はそれぞれ電源電圧Vss、電源電圧Vddに接続されている。

### $\{0\ 1\ 1\ 0\}$

また、ソース電極30とゲート電極221との間の領域、及びソース電極32とゲート電極222との間の領域にクロック制御用のゲート電極71、72を設けた構成とされている。クロック制御用のゲート電極71、72は、図示しないクロックラインに接続されている。

#### (0111)

このように構成されたクロックトインバータでは、NMOSトランジスタとPMOSトランジスタのそれぞれにおいて、第1の面方位を有する単結晶粒161内と、第2の面方位を有する単結晶粒162内とにチャネル領域がそれぞれ1つずつ形成されている。その結果、NMOSトランジスタ及びPMOSトランジスタにおいては、第1の面方位に起因する特性への影響と第2の面方位に起因する特性への影響が略等しくなるため、一方のトランジスタのみに偏重的に面方位に

起因した特性の影響が及ぶことなく、NMOSトランジスタとPMOSトランジスタにおける特性のばらつきの発生が防止されるという効果を得ることができる。したがって、このクロックトインバータによれば、チャネル領域の面方位の違いに起因した誤作動が防止され、動作の安定した信頼性の高いクロックトインバータを実現できる。

### [0112]

<第6の実施の形態>

図23及び図24は、本発明に係るCMOS回路を用いて構成したクロックトインバータの他の構成例を示す図であり、図23は平面図であり、図24は回路図である。なお、図23においては、前記と同様に主にゲート電極とトランジスタ領域(ソース領域、ドレイン領域、及びチャネル領域)に着目し、それ以外の構成については、省略して示している。また、理解の容易のため、上述した実施の形態と同様の部材には上記と同じ符号を付してある。

## [0113]

このクロックトインバータは、図1に示したインバータと図16に示したパスゲートとを組み合わせて構成されている。そして、図1に示したインバータと図16に示したパスゲートはともに本発明の効果を有して構成されているものであり、これらの組み合わせにより構成された本実施の形態のクロックトインバータ回路も上述した本発明の効果を有し、面方位に起因した特性のばらつきが防止されている。したがって、このクロックトインバータによれば、面方位の違いに起因した誤作動が防止され、動作の安定した信頼性の高いクロックトインバータを実現できる。

## [0114]

<第7の実施の形態>

次に、本発明に係るCMOS回路の適用例について説明する。本発明に係るCMOS回路は、電気光学装置において、例えば液晶表示装置のスイッチング素子として、或いは有機EL表示装置の駆動素子等として利用することができる。

# [0115]

図25は、本発明に係る電気光学装置の一例である表示装置100の回路の接

続状態を示す図である。図25に示すように、表示装置100は、表示領域11 1内に画素領域112を配置して構成される。画素領域112は、有機EL発光 素子を駆動する薄膜トランジスタを使用している。

### [0116]

ドライバ領域115からは、発光制御線(Vgp)及び書き込み制御線が各画素領域112に供給されている。ドライバ領域116からは、電流線(Idata)及び電源線(Vdd)が各画素領域112に供給されている。書き込み制御線と電流線(Idata)を制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線(Vgp)を制御することにより発光が制御される。そして、この表示装置100では、ドライバ領域115及び116において本発明に係るCMOSトランジスタが使用されている。

### [0117]

なお、前記において説明した回路は、発光要素に電流発光素子を使用する場合の回路の一例であり、他の回路構成とすることも可能である。また、発光要素には電流発光素子以外にも液晶表示素子を用いることも可能であり、この場合は液晶表示素子に対応して回路構成を変更すればよい。

#### [0118]

<第8の実施の形態>

図26は、上述した表示装置100を適用可能な電子機器、すなわち本発明に係るCMOS回路を適用可能な電子機器の具体例を示す図である。

#### [0119]

図26(a)は、本発明に係るCMOS回路が搭載された携帯電話230であり、該携帯電話230は、電気光学装置(表示パネル)100、アンテナ部231、音声出力部232、音声入力部233、及び操作部234などを備えて構成されている。携帯電話230においては、上述した表示装置100は表示パネルとして利用可能であり、本発明に係るCMOS回路は、例えば表示パネルや、内蔵される集積回路において適用可能である。

#### [0120]

図26(b)は、本発明に係るCMOS回路が搭載されたビデオカメラ240

であり、該ビデオカメラ240は、電気光学装置(表示パネル)100、受像部241、操作部242、及び音声入力部243などを備えて構成されている。ビデオカメラ240においては、上述した表示装置100は表示パネルとして利用可能であり、本発明に係るCMOS回路は、例えば表示パネルや、内蔵される集積回路において適用可能である。

### [0121]

図26(c)は、本発明に係るCMOS回路が搭載された携帯型パーソナルコンピュータ250であり、該携帯型パーソナルコンピュータ250は、電気光学装置(表示パネル)100、カメラ部251、及び操作部252などを備えて構成されている。携帯型パーソナルコンピュータ250においては、上述した表示装置100は表示パネルとして利用可能であり、本発明に係るCMOS回路は、例えば表示パネルや、内蔵される集積回路において適用可能である。

### [0122]

図26(d)は、本発明に係るCMOS回路が搭載されたヘッドマウントディスプレイ260であり、該ヘッドマウントディスプレイ260は、電気光学装置 (表示パネル)100、バンド部261、及び光学系収納部262などを備えて 構成されている。ヘッドマウントディスプレイ260においては、上述した表示 装置100は表示パネルとして利用可能であり、本発明に係るCMOS回路は、 例えば表示パネルや、内蔵される集積回路において適用可能である。

#### $[0\ 1\ 2\ 3\ ]$

図26(e)は、本発明に係る薄膜トランジスタが搭載されたリア型プロジェクター270であり、該リア型プロジェクター270は、電気光学装置(光変調器)100、光源272、光学系273、ミラー274、ミラー275、及びスクリーン276などを筐体内271に備えて構成されている。リア型プロジェクター270においては、上述した表示装置100は光変調器として利用可能であり、本発明に係るCMOS回路は、例えば光変調器や、内蔵される集積回路において適用可能である。

#### $[0 \ 1 \ 2 \ 4]$

図26(f)は、本発明に係るСМОS回路が搭載されたフロント型プロジェ

クター280であり、該フロント型プロジェクター280は、電気光学装置(画像表示源)100及び光学系281などを筐体内282に備えて構成されており、画像をスクリーン283に表示可能とされている。フロント型プロジェクター280においては、上述した表示装置100は画像表示源として利用可能であり、本発明に係るCMOS回路は、例えば画像表示源や、内蔵される集積回路において適用可能である。

### [0125]

また、本発明に係るCMOS回路は、前記の電子機器に限らず、あらゆる電子機器に適用可能である。例えば、前記の他にも、腕時計、ICカード、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示板、宣伝広告用ディスプレイなどの製造にも適用可能であり、高品質な電子機器が実現可能である。

### [0126]

なお、本発明は、NMOSトランジスタとPMOSトランジスタとによりCM OS回路を構成しており、NMOSトランジスタからの出力とPMOSトランジ スタからの出力とがつながる構成を含む回路であれば、広く適用することが可能 である。

#### 【図面の簡単な説明】

- 【図1】 本発明に係るCMOS回路を示す平面図である。
- 【図2】 図1に示すA-A'方向の断面図である。
- 【図3】 図1に示すB-B'方向の断面図である。
- 【図4】 図1に示すCMOS回路の回路図である。
- 【図5】 シリコン膜の形成方法について説明する平面図である。
- 【図6】 シリコン膜の形成方法について説明する工程図である。
- 【図7】 ガラス基板上に形成されたシリコン膜を示す平面図である。
- 【図8】 CMOS回路の製造方法を説明する工程図である。
- 【図9】 CMOS回路の製造方法を説明する工程図である。
- 【図10】 CMOS回路の製造方法を説明する工程図である。
- 【図11】 CMOS回路の製造方法を説明する工程図である。


- 【図12】 CMOS回路の製造方法を説明する工程図である。
- 【図13】 CMOS回路の製造方法を説明する工程図である。
- 【図14】 本発明に係る他のCMOS回路を示す平面図である。
- 【図15】 図14に示すСМОS回路の回路図である。
- 【図16】 本発明に係る他のCMOS回路を示す平面図である。
- 【図17】 図16に示すCMOS回路の回路図である。
- 【図18】 本発明に係る他のCMOS回路を示す平面図である。
- 【図19】 本発明に係る他のCMOS回路を示す平面図である。
- 【図20】 図19に示すСМОS回路の回路図である。
- 【図21】 本発明に係る他のCMOS回路を示す平面図である。
- 【図22】 図21に示すCMOS回路の回路図である。
- 【図23】 本発明に係る他のCMOS回路を示す平面図である。
- 【図24】 図23に示すСMOS回路の回路図である。
- 【図25】 本発明に係る電気光学装置の例を示す構成図である。
- 【図26】 本発明に係る電気機器の例を示す図である。

## 【符号の説明】


10 ガラス基板、12 絶縁膜、16 シリコン膜、161、162、163 単結晶粒、20 酸化シリコン膜、21 ソース領域、22、221、222 ゲート電極、23 ドレイン領域、24 ドレイン領域、25 ソース領域、 26 チャネル領域、27 チャネル領域、28 酸化シリコン膜、30 ソース電極、31 ドレイン電極、32 ソース電極、36、37、38、39 電 界緩和領域、52 起点部(グレイン・フィルタ)、54、55 結晶粒界 【書類名】

図面


【図1】




【図2】




【図3】




【図4】





【図5】




【図6】












【図7】




【図8】




# 【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】



【図22】











【図24】






## 【図25】





【図26】





【書類名】 要約書

#### 【要約】

【課題】 第1導電型の薄膜トランジスタと第2導電型の薄膜トランジスタとの特性のばらつきが防止され、安定して動作する信頼性の高い相補型薄膜トランジスタ回路を提供する。

【解決手段】 基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された単結晶粒を用いて形成された第1導電型の薄膜トランジスタと第2導電型の薄膜トランジスタとを備え、前記第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタは、ドレイン電流の向きを揃えて形成されるとともに少なくとも該第1導電型の薄膜トランジスタ及び第2導電型の薄膜トランジスタのチャネル領域が同一面方位を有する前記単結晶粒内に形成されていることを特徴とする。

【選択図】 図1



#### 認定・付加情報

特許出願の番号

特願2003-053998

受付番号

5 0 3 0 0 3 3 3 8 5 6

書類名

特許願

担当官

第五担当上席 0094

作成日

平成15年 3月 3日

<認定情報・付加情報>

【提出日】

平成15年 2月28日



### 特願2003-053998

#### 出願人履歴情報

識別番号

[000002369]

[変更理由]

1. 変更年月日 1990年 8月20日

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社